2、原理圖庫的管腳標數和pcb圖庫的管腳是一一對應的
3、畫pcb圖庫的時候，元件的長寬要適當，可以設置格子的大小來便于設置畫出pcb圖庫的大小。管腳的標數是和原理圖庫是一一對應的。
4、畫原理圖庫的時候，元件必須擺放在畫板中心，再保存。否則話pcb原理圖的時候，器件總是拖不進去。
5、畫pcb圖庫的時候要設置參考點，否則在生成的印制電路板的時候，元件一拖，總是往外面跑。
（快捷鍵：E,F,L或E,F,C,或E,F,P）.保存即可。
6、畫pcb庫的時候，可以通過向導來畫。步驟：工具---元器件向導。
可以直接設置管腳數目機管腳距離，十分方便.(有的軟件沒有工具---元器件向導這一項)
7、當左邊的project欄弄丟后，可點擊system，選擇project即可。
8、話pcb圖庫的時候，畫元器件的邊框：
選中top Overlay，在place--line，可以畫出黃顏色的元器件的外殼。若要畫圓弧，可以在place里面選擇圓弧即可。
9、打印的時候，若只有焊盤，沒有線路，是因為沒有把相應的層選中。選中即可。
10、在使用netlable的時候，注意相應的lable名以一定要和相應的管腳連接上（出現紅色的XX）。
11、最后畫出的pcb圖和sch圖一定要備份。
12、將所畫的的庫文件添加到一個庫里面：
在library中的庫文件中，右擊任意一個文件，edit footprint--tools--new component，比如要加入555的schbib文件，輸入555，點擊確定。打開555sch.lib文件E--C( ** )，打開準備作為大庫的文件，E--P(粘貼)，然后保存即可。再打開大庫文件，即發現555.schlib已經加入了。
13、自己畫schlib時一定要注意元件的管腳的designator是數字，及管腳序號，而display name是管教的名字，可以為英文字符。如果搞反，最后生成的pcb文件中該芯片對應的管腳就連不上線。（但是在先前的所有操作中都不會出現問題，所以一定要注意?。。。。?br />
14、當自己的sch圖畫好了以后，發現需要對其中某個sclib（原理圖庫文件）進行修改，修改后，在schlib的界面下，點擊tools--update sche ** tics，畫好的sch原理圖文件中相應的元件將自動進行修改！
15、用向導畫pcblib庫文件：
File->open,選中并打開某*.pcblib庫文件，tools->new component,就會出現繪制pcb庫的向導，根據向導的提示 ，可以選擇DIP，SOP,BGA等等封裝類型，選中類型后，可以設置管腳的長寬和邊框距離、管腳數量、管腳間距等信息，設置好后，pcb庫基本ok
16、滴淚效果的實現：tools->teardrops
17、漏線檢查，report->board infor ** tion->general->report 勾選上routing infor ** tion確定即可。
18、找出原理圖中連接上，但是pcb中尚未連接的線路和元件：tools->rule->designe rule check
19、繪制圓弧形線路：Shift+Space將走線方式更改至Any Angle（任意角度）后即可拉斜線。
20、由繪制圓弧變成繪制斜線：右鍵->preference->protel pcb->default 選中angular dimension,reset 即可。
21、將pcb元件任意角度擺放：雙擊元器件之后有一個參數，叫Rotation 就是旋轉角度，選擇你需要的角度即可
22、繪制pcb把元件拖到pcb區域時，必須關掉輸入法軟件，比如搜狗拼音，不然擺放元器件很難把元件拖到pcb區域?。。?！
23、做熱轉印pcb，打印的時候過孔也打印出來，焊盤不再是實心的：file->page setup->advance->pinout 中的holes勾勾上。
24 ，選中原件，點擊M，選擇改變X,Y位移，可以對原件進行精確移動
25，選中想要移動的原件，點擊M，然后點擊S，可以對原件進行整體移動
25. 測量距離快捷鍵：ctrl + M
26. 更改元件所在的層，在拖動元件的過程中，點擊 L
27. 如果想在鋪地的時候讓PCB的某個領域不鋪地，可以用keep-out-layer層畫一個矩形區域覆蓋目標區域，然后在鋪地。之后去掉keep-out-layer層之后即可。
PCB繪圖時，錯誤提示的解決辦法
PCB繪圖時，使用ERC出現“Multiple Net Identifiers”錯誤提示：
解決辦法：可能是由于不同的網絡標號連在了一起，或同一根連線上給了不同的網絡標號。
如果為單張原理圖，在圖上查找帶有錯誤標號的位置即可；為多張原理圖時，要查找所有圖；尤其是多層原理圖時，很有可能錯誤是在子圖中。
1.原理圖常見錯誤：
（1）ERC報告管腳沒有接入信號。
a. 創建封裝時給管腳定義了I/O屬性。譬如，把輸入端口和輸出端口連在一起就會報錯。其實，若不用protel做電路仿真，就無需對管腳的I/O屬性進行定義。
b. 建元件或放置元件時修改了不一致的grid屬性，管腳與線沒有連上。
c. 建元件時pin方向反向，必須非pin name端連線。
（2）ERC報告重復的網絡標號(Error: Multiple Net Identifiers)。
可能是由于不同的網絡標號連在了一起，或同一根連線上給了不同的網絡標號。需要注意的是，PROTEL指出的錯誤處不一定是真正的錯誤處，也可能錯在其他的原理圖上（若是層次電路圖時）
（3）元件跑到圖紙界外：沒有在元件庫圖表紙中心創建元件。
（4）創建的工程文件網絡表只能部分調入pcb：生成netlist時沒有選擇為global。
（5）當使用自己創建的多部分組成的元件時a，千萬不要使用annotate。
2.PCB中常見錯誤：
（1）網絡載入時報告NODE或FootPrint沒有找到。
a. 在裝載網絡表時，事先沒有加載對應的PCB封裝庫。
b. 原理圖中的元件使用了pcb庫中沒有的封裝。
c. 原理圖中的元件使用了pcb庫中名稱不一致的封裝。
d. 原理圖中的元件使用了pcb庫中pin number不一致的封裝。如三極管：sch中pin number 為e,b,c, 而pcb中為1,2,3；二極管：sch中pin number 為a,k,而pcb中為1,2，改成一致就可以了。
（2）在PCB中導入元器件后，發現個別器件不在顯示屏范圍內，即時縮小圖紙顯示比例，也看不到，這往往是因為在創建PCB元器件封裝時沒有設定參考點所致，一般地，“setreffrence”到“pin 1”即可。
3. 復制局部ProtelSch原理圖，想把它貼到Word里方法如下(針對protel 99,protel dxp應可以類比，未試過)：tools-preferences-graphical editing:add template to clipboard的選項，去掉它就可以了。
4. 關于走線寬度
系統默認走線為10mil，一般可以設到8mil，再細的話（如低于6mil），一般性的小電路板廠家就不能制造了，找大廠做成本就高，具體情況具體衡量。注：100mil(英制)=2.54mm(公制)
